基于介电常数近零态和铟锡氧化物集成硅基波导的电光半加器

梁志勋 许川佩 朱爱军 胡聪 杜社会

Integrated silicon waveguide electro-optic half-adder based on Epsilon-Near-Zero and ITO

LIANG Zhi-xun, XU Chuan-pei, ZHU Ai-jun, HU Cong, DU She-hui

引用本文:
梁志勋, 许川佩, 朱爱军, 胡聪, 杜社会. 基于介电常数近零态和铟锡氧化物集成硅基波导的电光半加器[J]. 中国光学, 2020, 13(5): 1001–1013. doi: 10.37188/CO.2020–0078
LIANG Zhi-xun, XU Chuan-pei, ZHU Ai-jun, HU Cong, DU She-hui. Integrated silicon waveguide electro-optic half-adder based on Epsilon-Near-Zero and ITO[J]. *Chinese Optics*, 2020, 13(5): 1001-1013. doi: 10.37188/CO.2020-0078

在线阅读 View online: https://doi.org/10.37188/CO.2020–0078

文章编号　2095-1531(2020)05-1001-13

基于介电常数近零态和铟锡氧化物集成硅基波导的电光半加器

梁志勋[1,2,3], 许川佩[1,3*], 朱爱军[1,3], 胡　聪[1,3], 杜社会[1,3]
（1. 桂林电子科技大学 电子工程与自动化学院，广西 桂林 541004；
2. 河池学院 计算机与信息工程学院，广西 河池 546300；
3. 广西自动检测技术与仪器重点实验室，广西 桂林 541004）

摘要: 为了解决传统电光混合运算逻辑单元速率低、功耗高、尺寸大等问题，以实现电光混合高速运算，本文设计了一种基于介电常数近零态(Epsilon-Near-Zero)和铟锡氧化物(ITO)薄膜电调控的集成硅基波导电光混合半加器。利用ITO激活材料薄膜的电调控特性实现了光路通断和交叉，从而实现了两位二进制数的半加法功能，通过3D-FDTD模拟仿真对器件模型结构参数进行了优化设计。仿真实验结果表明，当施加电压为0 V和2.35 V时，器件能够完成光信号逻辑控制。电光混合半加器工作在1 550 nm波长时，其插入损耗为0.63 dB，消光比为31.73 dB，数据传输速率为61.62 GHz，每字节消耗能量为13.44 fJ，整个半加器尺寸小于21.3 μm×1.5 μm×1.2 μm。该器件具有结构紧凑、插入损耗低等特点，为高速电光混合光学逻辑器件及半加器设计提供了理论依据。

关　键　词: 硅基光电子学；电光半加器；介电常数近零态；耦合模理论；铟锡氧化物；光波导
中图分类号: TN256, TP381　　**文献标志码:** A　　**doi:** 10.37188/CO.2020-0078

Integrated silicon waveguide electro-optic half-adder based on Epsilon-Near-Zero and ITO

LIANG Zhi-xun[1,2,3], XU Chuan-pei[1,3*], ZHU Ai-jun[1,3], HU Cong[1,3], DU She-hui[1,3]
（1. *School of Electronic Engineering and Automation*, *Guilin University of Electronic Technology*, *Guilin* 541004, *China*;
2. *School of Computer and Information Engineering*, *Hechi University*, *Hechi* 546300, *China*;
3. *Guangxi Key Laboratory of Automatic Detecting Technology and Instruments*, *Guilin* 541004, *China*）
* *Corresponding author*, *E-mail*: *xcp@guet.edu.cn*

Abstract: In order to achieve high-speed electro-optic hybrid operation of half-adders and solve their disad-

收稿日期: 2020-04-28; **修订日期:** 2020-06-08
基金项目: 国家自然科学基金(No. 61561012, No. 61671164, No. 61861012)；广西省自然科学基金(No. 2018GXNSFAA138115, No. 2017GXNSFAA198021, No. 2020GXNSFAA159172)
Supported by National Natural Science Foundation of China (No. 61561012, No. 61671164, No. 61861012), Natural Science Foundation of Guangxi Province (No. 2018GXNSFAA138115, No. 2017GXNSFAA198021, No. 2020GXNSFAA159172)

vantages in speed, energy consumption and size, a silicon waveguide integrated electro-optic half-adder is designed based on an Epsilon-Near-Zero and ITO electrical-tunable film. The ITO electrical-tunable film is used as the switch for the optical path, and thus achieve the half-add function of two binary numbers. Simulation results show that the device unit can complete the optical signal logic control when the applied voltage is 0 V and 2.35 V. When the hybrid electro-optic half-adder works at a wavelength of 1 550 nm, the insertion loss is 0.63 dB, the extinction ratio is 31.73 dB, the data transmission rate is 61.62 GHz, the energy consumption per bit is 13.44 fJ, and the size of the whole half-adder is less than 21.3 μm×1.5 μm×1.2 μm. The device is compact and has a low insertion loss. This provides a theoretical foundation for the design of high-speed hybrid electro-optic logic devices and half-adders.

Key words: silicon-based optoelectronics; electro-optic half-adder; epsilon-near-zero; coupled mode theory; ITO; optical waveguide

1 引 言

随着海量数据的爆发性增长，如何满足高性能计算和海量数据处理需求是当前数据处理器面临的关键问题之一[1-2]，传统的硅基电子技术由于存在高电磁干扰、高延迟和高能耗以及摩尔定律的技术瓶颈，严重制约着高性能计算的进一步提高[3-4]。而光逻辑运算具有高速、低电磁干扰、大容量及并行等优异性能，同时，硅基光子器件具有与互补金属氧化物半导体（CMOS）工艺相互兼容等特点[5]。因此，光逻辑运算近年来吸引了大量国内外学者的注意。光逻辑器件作为运算单元的关键器件，其性能的好坏直接影响着光逻辑运算能力，在光通信中应用得比较成熟的产品有利用非线性介质中的非线性效应，如一般采用半导体光放大器 (SOA)、光纤、电吸收调制器 (EAM)、光波导器件、光子晶体等非线性介质，实现所有的简单全光逻辑运算，这些产品技术成熟、可靠、易于制作[6-8]，缺点是功率消耗大、体积大，难以实现硅基光电子集成。王蒙等人提出了利用微环谐振器组合设计了一种信号导向逻辑器件[9]，器件利用给微环加热的方法，实现某特定波长的光信号谐振器，通过达到光信号的导向而实现逻辑功能。张杰等人提出了一种基于石墨烯和硅基混合集成硅基光波导的电光半加器，这种半加器表现出了优异的性能[10]，消光比大于 41.05 dB，插入损耗小于 0.11 dB，数据传输速率为 10 Gbit/S。Mir Hamid Rezaei 等人提出了另一种基于硅基混合集成硅基光波导的电光半加器和减法器[11]，器件对模型结构进行了改进，使性能有了进一步的提高，减法器和加法器的尺寸分别为 0.315 μm^2 和 0.640 μm^2，实现了器件的小型化。根据对光逻辑运算的不同方式，光逻辑运算器件可简单划分为：电光逻辑器件、热光逻辑器件和全光逻辑器件。电光逻辑器件利用电场效应改变材料特性，从而实现光路切换。全光逻辑器件利用非线性效应，譬如双光子吸收以及四波混频等效应，控制光信号的输入和输出，从而完成特定的逻辑功能。对于热光逻辑器件，实现原理是通过对特定材料加热，使载流子浓度发生变化，进而使折射率改变，从而实现光路切换的目的。上述提到的光逻辑运算器件中，微环谐振器组成的逻辑器件由于需要对器件加热，导致其热稳定性差、传输速率低、器件体积大[12-16]。基于石墨烯和硅基混合的电光半加器虽然性能优异、器件体积较小，但是石墨烯材料制作工艺繁杂，不易制作[17-19]。而利用非线性效应做成的全光逻辑器件，虽然实现了全光逻辑运算，但是需要较高的泵浦光源信号才能使非线性介质发生非线性现象[20-22]，导致功率消耗大，如果单个芯片上大量集成这种光逻辑器件，将导致芯片功耗过大。基于此，本论文提出了一种低功耗的介电常数近零态（Epsilon-Near-Zero）和 ITO（Indium Tin Oxide）集成硅基波导的电光半加器，器件尺寸紧凑，模型结构中各个尺寸都超过 10 nm，可制造性强，通过 3D-FDTD 软件仿真[23]，优化了器件模

型中的各个尺寸参数, 最后求解出器件的各个参数。下面将详细阐述器件原理和模型设计及仿真验证的过程。

2　模型设计和器件原理

半加器的模型及电极示意图如图 1(彩图见期刊电子版)所示。图 1(a)在 SiO_2 上刻蚀三条硅波导 a、b、c, 光信号从 *a* 波导的左端输入。在 a、b 两根波导上设置有逻辑控制区域, 其中波导 a 的控制区域定义为 *y*, 逻辑控制区域通过施加电信号完成 a 波导中光信号通过或者阻断, 而 b 波导上设置有两个逻辑控制区域, 这两个控制区域通过施加电信号完成 a 波导中光信号继续传输或者交叉到 c 波导上。将 a、c 的右端输出分别定义为半加器的 carry 和 sum。当分别给 *x*、*y* 逻辑控制区域施加逻辑控制电信号 00、10、01 和 11 时, 将输出光信号定义为逻辑 1, 而无光输出定义为逻辑 0, carry 和 sum 根据输入的逻辑输出端依次输出相对应逻辑“加”光信号 00、01、01 和 10。



图 1　半加器模型及其电极示意图。(a)半加器平面俯视图(b)半加器 3D 模型(c)半加器器件加电极方案平面俯视图(d)半加器器件加电极方案 3D 模型

Fig. 1　Schematic diagram of the proposed electro-optic half-adder model and its electrode. (a) Top view of the half-adder; (b) 3D model of the half-adder; (c) top view of the half-adder with electrode; (d) 3D model of the half-adder with electrode

半加器 3D 模型结构如图 1(b)所示, 在 SiO_2 上分别有 a、b、c 三根硅波导, 其中, *a*、*b* 硅波导上分别有 ITO 激活材料薄膜夹层, 顶部沉积有 Au 金属电极, 将顶部 Au 和波导定义为正电极, 中间 ITO 薄膜定义为负电极[24], 半加器加电极后的平面图和 3D 模型如图 1(c)、1(d)所示。从硅波导到顶部 Au 电极可以看成为金属-氧化物-半导体 (Metal-Oxide-Semiconductor, MOS) 结构器件, 如图 2(a)(彩图见期刊电子版)所示, MOS 具有类似的场效应。图 2(b)为 2(a)的等效电路图, 其简化形式如图 2(c)所示。当外加电压作用时, 透明导体氧化物 (Transparent Conducting Oxides, TCOs) 材料层与介质层界面处可以迅速形成载流子积累区或者耗尽区, 通过外加偏压

可调控积累区或耗尽区的载流子浓度，进而改变 TCOs 的介电常数 (折射率)。当 TCOs 材料层介电常数的实部接近零时，定义其为介电常数近零态 (Epsilon-Near-Zero, ENZ)。介电常数接近零态时，在很大程度上增强了电磁场与电光材料层的重叠积分，有效提高了电磁波的吸收效率[25]，因此大多数基于 TCOs 材料的调控器件通常采用这样的结构来构建 MOS 电容器，并通过施加适当电压使 TCOs 材料介电常数呈近零态，从而实现电吸收调制。其介电常数符合 Drude 模型[26]:

$$\varepsilon = \varepsilon_\infty - \frac{N_{\mathrm{ITO}} q^2}{(\omega^2 + i\omega\gamma)\varepsilon_0 m^*}, \tag{1}$$

式中，ε_∞为高频介电常数 ($\varepsilon_\infty = 3.9$)，N_{ITO}是 ITO 材料的电子浓度，ω是角频率，γ是载流子散射率 (γ=1.8×1014 rad/s)，m^*是载流子的有效质量 (m^*=0.35m_0，m_0为电子质量，$m_0 = 9.31\times10^{-31}$ kg)，q是电子电荷 ($q = 1.6\times10^{-19} C$)，ε_0是自由空间介电常数 ($\varepsilon_0 = 8.85\times10^{-12}$ F/m)。



图 2 ITO 薄膜施加电压模型简图及其特性。(a)施加电压模型；(b)模型等效电路；(c)模型等效电路简化图；(d)施加 0~4 V 电压时，载流子浓度的变化情况；(e)ITO 的复合介电常数随电压的变化情况

Fig. 2 Schematic diagram of ITO film's applied voltage and its charateristics. (a) The model of applied voltage; (b) equivalent circuit; (c) simplification of the equivalent circuit; (d) variation of carrier concentration when applied voltage is 0~4 V; (e) relationship between the real (green line) and imaginary (red line) components of the complex permittivity ITO as a function of the gating voltage.

为了计算 ITO 载流子浓度受电压控制的变化情况，参考文献 [27]，本文采用如下简化的模型进行计算:

$$N_{\mathrm{ITO}} = N_0 + \frac{\varepsilon_0 \cdot \kappa_{\mathrm{SiO_2}} \cdot V_g}{q \cdot H_{\mathrm{SiO_2}} \cdot H_{\mathrm{acc}}}. \tag{2}$$

式中$N_0 = 1\times 10^{19}$ cm^{-3}，是 ITO 的载流子浓度。$H_{\mathrm{SiO_2}}$为模型结构中绝缘层 SiO_2 的厚度，而H_{acc}是 SiO_2 在 ITO 表面下方积累的自由载流子的厚度。根据文献 [27, 28] 知，H_{acc} = 7 nm，此厚度从下面的仿真研究中也可以得到。本文采用 Lumerical 公司的 Device 软件对施加电压的 ITO 载流子浓度变化进行仿真求解，施加电压从 0 V 至 4 V，步长为 0.01 V，载流子浓度变化如图 2(d)(彩图见期刊电子版)所示，而复介电常数随电压的变化情

况如图 2(e)(彩图见期刊电子版)所示。当电压为 2.35 V 时, ITO 激活材料薄膜的载流子浓度为 6.57×10^{20} cm^{-3}, 其复合介电常数的实部接近零, 虚部为 0.671, 相应的折射率为 0.54+i0.43。而当电压为 0 V 时, ITO 激活材料薄膜的载流子浓度为 0.967×10^{19} cm^{-3}, 其复合介电常数的虚部接近零, 实部为 3.9, 相应的折射率为 1.98+i0.36。在接下来的 FDTD 软件仿真时, ITO 材料的折射率采用了上述的折射率。

根据文献 [26], 本文所设计半加器的传输速率可以按照 MOS 结构的传输速率进行计算, 公式如下:

$$f_{\max} = \frac{1}{2\pi RC}, \tag{3}$$

式中, 根据电容器的定义, C 可以表示为:

$$C = \frac{\varepsilon_0 \varepsilon S}{d}, \tag{4}$$

式中, $\varepsilon_0 = 8.85\times10^{-12}$ F/m, d为SiO_2的厚度, S为电容结面积, $S = L_{\rm modulate}W_{\rm ig}$, 其中, $W_{\rm ig}$为波导宽度, ITO 薄膜宽度和波导宽度一致。R 为硅和 ITO 半导体等效电阻的串联阻值, 根据文献 [26], 假设硅电极等效电阻为 500 Ω。另外, ITO 激活材料薄膜的等效电阻可表示为:

$$R_{\rm ITO} = \frac{L}{\sigma S}, \tag{5}$$

式中, L为 ITO 激活材料薄膜厚度的一半, 即 $L = \frac{1}{2}H_{\rm ITO}$, S为垂直于器件 Z 方向 ITO 激活材料薄膜的横截面积, $S = L_{\rm modulate}W_{\rm ig}$, σ为 ITO 激活材料薄膜的电导率, $\sigma = nq\mu_n$。根据文献 [29] 知, ITO 激活材料薄膜的载流子迁移率μ_n = 20 cm^2/V·s, n为 ITO 激活材料薄膜的载流子浓度, 本设计中 n 设定为当电压为 0 V 时的载流子浓度, 其值为 0.967×10^{19} cm^{-3}。实际上, 对非本征半导体施加一定的电压后, 载流子浓度将大于初始浓度[29], 因此, 实际上激活材料薄膜的等效电阻要小于理论计算值。

根据文献 [26], 传输 1 bit 字符消耗的功耗可以按照电容充电能量(放电不需要消耗能量)进行计算, 可表示为:

$$E = \frac{1}{2}CU^2. \tag{6}$$

消光比和插入损耗是衡量电光半加器性能的关键参数指标, 根据消光比的定义[26], 消光比 ER 可用如下公式表示:

$$ER = -10\log\frac{P_{\rm off}}{P_{\rm on}}. \tag{7}$$

同时, 根据插入损耗的定义, 其可用如下公式表示:

$$IL = -10\log\frac{P_{\rm on}}{P_{\rm injection}}, \tag{8}$$

式中, $P_{\rm off}$为 OFF 状态时波导输出的光信号强度, 而$P_{\rm on}$为 ON 状态时波导输出的光信号强度, $P_{\rm injection}$为注入调制端的光信号强度。

3　仿真实验和讨论

为了深入研究所设计电光半加器的性能, 首先将电光半加器分离为单器件进行研究, 如图 3(彩图见期刊电子版)所示。图 3(a)、3(d)分别为光信号直通逻辑控制单元和光信号交叉逻辑控制单元。在仿真实验过程中, 为了获得较高的仿真精度和可靠的仿真结果, 将仿真网格精度设置为 5, 光源采用 TM 模式波, 波长为1 550 nm, 将该光源从单器件单元硅波导一端输入, 利用功率探测器测量在 ON、OFF 状态和交叉、直通状态时的电磁场分布情况。仿真实验结果如图 3(b)、3(c)所示。由图可知, 直通逻辑控制单元在 ON 状态时, 光信号能够顺利传播整条硅波导, 而在 OFF 状态时, 光信号在通过硅波导时, 光信号逐渐减弱, 在 x 方向 1.3 μm 处, 光信号几乎减弱至零。如图 3(e)、3(f)所示, 交叉、直通逻辑控制单元在交叉状态下, 光信号在波导 a 中传输至一半时, 倏逝波通过波导 b 耦合进波导 c 并继续向前传播, 最终实现了交叉逻辑功能。而在直通状态时, 光信号只能在波导 a 当中一直往前传播。



图 3 (a)光信号直通逻辑控制单元;(b)施加电压情况下,光信号直通逻辑控制单元 ON 状态下的电磁场分布情况;(c)未施加电压情况下,光信号直通逻辑控制单元 OFF 状态下的电磁场分布情况;(d)光信号交叉逻辑控制单元;(e)施加电压情况下,光信号交叉、直通逻辑控制单元为交叉状态;(f)未施加电压情况下,光信号交叉、直通逻辑控制单元为直通状态

Fig. 3 (a) Straight logic control unit for the optical signal; electromagnetic field distribution of straight logic control unit under ON state (b) and (c) OFF state; (d) BAR and CROSS logic control unit; (e) CROSS state of BAR and CROSS logic control unit with a voltage applied; (f) BAR state of BAR and CROSS logic control unit without a voltage applied

为了研究模型结构的各个参数对器件性能的影响,对模型结构各个参数进行了实验。首先研究 ITO 激活材料薄膜的厚度、绝缘层 SiO_2 厚度对器件性能的影响,再研究如图 3(a)、3(d)中 Lc_1、Lc_2 的长度和 gap 的宽度对器件性能的影响。

下面研究 ITO 激活材料薄膜厚度在 ON 和 OFF 两个状态下,对器件输出功率和消光比的影响。将器件的 SiO_2 厚度设置为 20 nm,将 ITO 厚度设置为 10~25 nm,步长为 2 nm,依次利用探测器探测输出功率,并利用公式(7)计算消光比 ER,将结果绘制于图 4 中。从图 4 可以看出,当厚度持续增大,ON 状态输出功率总体呈逐渐增大的趋势,OFF 状态输出功率也总体呈逐渐增大的趋势。在 15 nm 处,消光比最大,为 18.3 dB,根据文献 [28] 可知,当 ITO 载流子厚度大于 7.5 nm 后,ITO 激活材料薄膜对硅基光波导的影响和控制变小。因此在两种状态下,输出功率都变大,但在 OFF 状态下,输出功率随着厚度增加的变化率更大,因此,ER 逐渐变小。根据上述实验分析,ITO 薄膜厚度应设置为 15 nm。



图 4 ON 和 OFF 状态下的透射率和 ER 随 ITO 的变化情况

Fig. 4 Transmission and ER vary with different ITO thickness in ON and OFF states

接下来,研究在 ON 和 OFF 两个状态下,绝缘层材料(SiO_2)厚度对器件输出功率和消光比的影响。实验中,ITO 激活材料薄膜的厚度设置为 15 nm,绝缘层材料 SiO_2 厚度设置为 10~20 nm,步长为 1 nm,利用探测器依次探测输出功率,并利用式(7)计算消光比 ER,将结果绘制于图 5。从图 5 可以看出,当厚度持续增大,ON 状态下的输出功率逐渐增大,OFF 状态下的输出功率也逐渐增大,在 12~15 nm 间有较高的消光比,且都大于 11 dB。原因是绝缘层材料(SiO_2)厚度对

OFF 状态的功率输出影响更大，当绝缘层 SiO_2 厚度持续增大时，OFF 状态的功率输出增大率比 ON 状态的功率输出增大率更大。因此，通过上述实验分析，绝缘层材料 SiO_2 厚度应设置为 14 nm。



图 5　ON 和 OFF 状态下的透射率和 *ER* 随 SiO_2 厚度的变化情况

Fig. 5　Transmission and *ER* vary with thickness of SiO_2 in ON and OFF states

为了研究 Lc_1 和 Lc_2 对器件特性的影响，通过改变调制区域的长度 Lc_1 和 Lc_2 分析器件性能。将 Lc_1 设置为 1 000~1 500 nm，步长为 100 nm，另外，将 Lc_2 设置为 8 000~8 900 nm，步长为 100 nm。首先研究 Lc_1 的影响。通过仿真软件的功率探测器对 ON 和 OFF 状态下的功率输出进行扫描，然后根据公式(7)计算出消光比 ER，最后将 ON 状态的输出功率、OFF 状态的输出功率和消光比 *ER* 随长度变化的情况绘制于图 6。



图 6　ON 和 OFF 状态下的透射率和 *ER* 随 Lc_1 的变化情况

Fig. 6　Transmission and *ER* vary with Lc_1 in ON and OFF states

由图 6 可知，ON 状态下和 OFF 状态下的输出功率均随着 Lc_1 长度的增加逐渐减小，而 OFF 状态下的输出功率减小得更快。由此可知，消光比 *ER* 随着 Lc_1 长度的增加而逐渐增加，为了获得较好的消光比 *ER*、插入损耗 *IL* 和尺寸 Lc_1 应该设置为 1 300~1 400 nm。采用同样的方法研究 Lc_2 的影响，实验结果如图 7 所示。



图 7　ON 和 OFF 状态下透射率和 *ER* 随 Lc_2 的变化情况

Fig. 7　Transmission and *ER* vary with Lc_2 in ON and OFF states

由图 7 可知，ON 状态下和 OFF 状态下输出功率均随 Lc_2 呈一定规律性变化。

图 1(b)的器件模型采用文献 [30] 给出的三波导定向耦合光学传输模型如图 8 所示。



图 8　三条平行硅基波导耦合模型

Fig. 8　Coupling model of three parallel waveguides

其传播方程可以描述为:

$$-i\frac{\mathrm{d}a_1}{\mathrm{d}z}=\beta_1 a_1+\kappa_{12}a_2, \tag{9}$$

$$-i\frac{\mathrm{d}a_2}{\mathrm{d}z}=\beta_2 a_2+\kappa_{21}a_1+\kappa_{23}a_3, \tag{10}$$

$$-i\frac{\mathrm{d}a_3}{\mathrm{d}z}=\beta_1 a_3+\kappa_{32}a_2, \tag{11}$$

式中 $\beta=2n\pi/\lambda$，κ 为耦合系数，κ_{12}、κ_{21}、κ_{23}、κ_{32} 依次表示波导 WG1 至 WG2、WG2 至 WG1、WG2 至 WG3 和 WG3 至 WG2 的定向耦合系数，$\kappa_{12}=\kappa_{32}=\kappa^*$，$\kappa_{21}=\kappa_{23}=\kappa$，且它和器件模型的 gap 和

Lc_2 有关，z 向为传播方向。当初始条件设置为 $|a_1|(0)=1, |a_2|(0)=|a_3|(0)=0$，忽略波导 1 和波导 3 之间的耦合影响，方程的解为：

$$|a_1|^2(z)=\frac{1}{4}\cdot\frac{\mathrm{e}^{-a_{am}z}}{4\gamma^2+b^2}\left\{\begin{array}{c}\left[\Delta\beta\cosh\left(\frac{bz}{2}\right)+2\gamma\sinh\left(\frac{bz}{2}\right)\right]^2+\left[a_{am}\cosh\left(\frac{bz}{2}\right)+b\sinh\left(\frac{bz}{2}\right)\right]^2\\-(\Delta\beta^2+a_{am}^2)+[2\gamma\cos(\gamma z)+a_{am}\sin(\gamma z)]^2+\left[b\cos(\gamma z)-\Delta\beta\sin(\gamma z)^2\right]\end{array}\right\}$$
$$+\frac{1}{4}\cdot\frac{2\mathrm{e}^{-\frac{a_{am}z}{2}}}{4\gamma^2+b^2}\left\{\begin{array}{l}\left[-\left(\Delta\beta\gamma-2\gamma^2+\frac{a_{am}b}{2}-b^2\right)\cos\left(\frac{\Delta\beta}{2}+\gamma\right)z+\left(a_{am}\gamma-\frac{\Delta\beta b}{2}\right)\sin\left(\frac{\Delta\beta}{2}+\gamma\right)z\right]\mathrm{e}^{-\frac{bz}{2}}\\+\left[\left(\Delta\beta\gamma+2\gamma^2+\frac{a_{am}b}{2}+\frac{b^2}{2}\right)\cos\left(\frac{\Delta\beta}{2}-\gamma\right)z-\left(a_{am}\gamma-\frac{\Delta\beta b}{2}\right)\sin\left(\frac{\Delta\beta}{2}-\gamma\right)z\right]\mathrm{e}^{\frac{bz}{2}}\end{array}\right\}+\frac{1}{4},\tag{12}$$

$$|a_2(z)|^2=\frac{|\kappa|^2\mathrm{e}^{-a_{am}z}}{4\gamma^2+b^2}\left[\mathrm{e}^{bz}+\mathrm{e}^{-bz}-2\cos(2\gamma z)\right],\tag{13}$$

$$|a_3|^2(z)=\frac{1}{4}\cdot\frac{\mathrm{e}^{-a_{am}z}}{4\gamma^2+b^2}\left\{\begin{array}{c}\left[\Delta\beta\cosh\left(\frac{bz}{2}\right)+2\gamma\sinh\left(\frac{bz}{2}\right)\right]^2+\left[a_{am}\cosh\left(\frac{bz}{2}\right)+b\sinh\left(\frac{bz}{2}\right)\right]^2\\-(\Delta\beta^2+a_{am}^2)+[2\gamma\cos(\gamma z)+a_{am}\sin(\gamma z)]^2+\left[b\cos(\gamma z)-\Delta\beta\sin(\gamma z)^2\right]\end{array}\right\}-$$
$$\frac{1}{4}\cdot\frac{2\mathrm{e}^{-\frac{a_{am}z}{2}}}{4\gamma^2+b^2}\left\{\begin{array}{l}\left[-\left(\Delta\beta\gamma-2\gamma^2+\frac{a_{am}b}{2}-\frac{b^2}{2}\right)\cos\left(\frac{\Delta\beta}{2}+\gamma\right)z+\left(a_{am}\gamma-\frac{\Delta\beta b}{2}\right)\sin\left(\frac{\Delta\beta}{2}+\gamma\right)z\right]\mathrm{e}^{-\frac{bz}{2}}\\+\left[\left(\Delta\beta\gamma+2\gamma^2+\frac{a_{am}b}{2}+\frac{b^2}{2}\right)\cos\left(\frac{\Delta\beta}{2}-\gamma\right)z-\left(a_{am}\gamma-\frac{\Delta\beta b}{2}\right)\sin\left(\frac{\Delta\beta}{2}-\gamma\right)z\right]\mathrm{e}^{\frac{bz}{2}}\end{array}\right\}+\frac{1}{4}.\tag{14}$$

上述公式中，$\Delta\beta=\beta_{2r}-\beta_1$，$b$和$\gamma$由$2\gamma+ib=\sqrt{\Delta\beta^2-a_{am}^2+2(\pi/Lc_2)^2+2ia_{am}\Delta\beta}$和$Lc_2=\pi/2|\kappa|$求解得到，可以给出

$$\begin{cases}b=0,\gamma=\dfrac{\sqrt{-a_{am}^2+2(\pi^2/Lc_2^2)}}{2},\Delta\beta=0,a_{am}^2<2(\pi^2/Lc_2^2)\\ b=\sqrt{a_{am}^2-2(\pi^2/Lc_2^2)},\gamma=0,\Delta\beta=0,a_{am}^2>2(\pi^2/Lc_2^2)\\ b=\dfrac{a_{am}\Delta\beta}{2\gamma},\gamma=\left[\dfrac{\left(\Delta\beta^2-a_{am}^2+\frac{2\pi^2}{Lc_2^2}\right)+\sqrt{\left(\Delta\beta^2-a_{am}^2+\frac{2\pi^2}{Lc_2^2}\right)+4a_{am}^2\Delta\beta^2}}{8}\right]^{\frac{1}{2}},\Delta\beta\neq0\end{cases}.\tag{15}$$

由上面的分析可知，只要改变波导 WG2 的折射率，即可改变波导 WG1 和 WG3 定向耦合的电磁场分布，而本设计利用注入载流子-电子至 ITO 薄膜以使其折射率改变，完成对电磁场的调控，最后实现半加器功能。另外，本次实验现象符合基本定向耦合理论，波导中的电磁波能量呈周期性变化，为了获得较好的消光比 *ER*、插入损耗 *IL* 和尺寸，Lc_2 应该设置为 8 600~8 800 nm。

根据耦合模理论知[31]，当波导距离足够远时，没有发生耦合，它们具有各自的电磁波场和各自的传播常数，而当两个波导距离足够近时，发生了耦合现象，且耦合强度与耦合距离呈指数关系。由耦合模理论可知，本设计的器件模型中的 gap 参数对器件性能的影响较大，因此，本模型结构中，需要设计实验对 gap 参数进行研究。先将 ITO 和 SiO_2 的厚度分别设置为 15 nm 和 14 nm,

Lc_2 的长度设置为 8 700 nm, 然后将 gap 设置为 100 nm 至 200 nm, 步长为 10 nm。利用仿真软件的功率探测器对 ON 和 OFF 状态下各自输出功率进行扫描, 然后根据公式(7)计算出消光比 *ER*。最后, 将 ON 状态下的输出功率、OFF 状态下的输出功率和消光比 *ER* 随长度变化的情况绘制于图 9。由图 9 可知, 当 gap 大于 120 nm 时, ON 状态下的透射率逐渐减少, 符合耦合模理论, 即耦合距离越小, 耦合强度越大。当 gap 小于 120 nm 时, 耦合强度骤然减小, 发生这种情况的原因是, 当 gap 距离持续变小时, 两个光膜之间将相互压缩, 导致耦合模理论失效[31]。同样, 在 OFF 状态下, 透射率也存在类似的现象, 只是它的透射率峰值在 110 nm 处。本文研究发现, 为了获得较好的插入损耗 *IL* 和消光比 *ER*, gap 应设置为 140 nm。



图 9　ON 和 OFF 状态下透射率和 *ER* 随 gap 的变化情况

Fig. 9　Transmission and *ER* vary with gap in ON and OFF states

通过上述仿真实验, 研究了器件模型中 ITO、SiO_2 的厚度和 gap 的距离, 以及 Lc_1、Lc_2 的影响, 从仿真结果可知, 这些模型尺寸参数对整个器件的插入损耗、消光比和数据传输速率有明显的影响, 合理地设置这些尺寸参数, 能有效提高器件性能。将仿真实验得到的最优化的模型结构参数列于表 1。得到优化后的 SiO_2 厚度和 ITO 薄膜厚度参数后, 可计算出, R_{ITO} = 30.95 Ω, 加上硅电极等效电阻 500 Ω, 总电阻 R=530.95 Ω。同时, 由公式(4)可计算出电容容量 C =4.867×10^{-15} F。根据公式 (3) 可得到器件 f_{max} = 61.62 GHz。根据公式 (6) 可得到 E = 13.439×10^{-15} J, 那么, 传输 1 bit 消耗的功耗为 13.44 fJ。

表 1　器件模型最优化参数

Tab. 1　Optimized parameters of the device model

Parameters	Values/nm
ITO	15
SiO_2	14
gap	140
Lc_1	1 350
Lc_2	8 700

采用优化后的参数对整个半加器进行仿真实验, 按照表 2 中的两位二进制加法真值表, 给半加器的逻辑控制区域 *x*、*y* 依次施加 00、10、01、11 控制逻辑, 并测试输出端 sum、carry 的输出功率, 如图 8 所示。由图 10(a)所示的电磁场分布情况可知, 当逻辑控制区域 *x*、*y* 施加 00 的逻辑控制时, 电磁波沿着 a 波导一直向前传输, 并在 a 波导的末端被逻辑控制区域 *y* 关闭, 即处于 OFF 状态, 光信号不通过 carry 端, 而在 sum 输出端也没有光信号输出, 从而实现了 00 位二进制加法功能(由于控制逻辑在波导末端, 电磁场分布图看起来似乎无吸收, 而实际上探测器数值表明是吸收的, 在输出端, 几乎没有光能量输出)。当逻辑控制区域 *x*、*y* 施加 10 的逻辑控制时, 由图 10(b)的电磁场分布情况可知, 电磁波沿着 a 波导向前传输时, 在第一个逻辑控制区域 *y* 实现了交叉, 光信号接着传输到了 c 波导, 最后, 光信号通过 sum 端输出, 而在 carry 输出端没有光信号输出, 这就实现了 10 位二进制加法功能。当逻辑控制区域 *x*、*y* 施加 01 的逻辑控制时, 由图 10(c)所示的电磁场分布情况可知, 电磁波沿着 a 波导向前传输时, 在第二个逻辑控制区域 *x* 实现了交叉, 光信号接着传输到了 c 波导, 最后, 光信号通过 sum 输出, 而在 carry 输出端没有光信号输出, 这就实现了 01 位二进制加法功能。当逻辑控制区域 *x*、*y* 施加 11 的逻辑控制时, 由图 10(d)所示的电磁场分布情况可知, 电磁波沿着 a 波导往前传输时, 在第一个逻辑控制区域 *y* 实现了交叉, 光信号传输到了 c 波导, 接着, 在第二个逻辑控制区域 *x* 再次交叉, 光信号回到了 a 波导, 最后, 光信号通过 carry 端输出, 而在 sum 输出端没有光信号输出,

这就实现了二进制加法的进位功能。

在上述整个半加器的仿真实验过程中，将每次逻辑控制状态下的 sum 和 carry 端的输出功率记录至表 3 中。由表 3 可知，在输出 0 状态时，最大输出功率仅为 0.00038，而在输出 1 状态时，最小输出功率为 0.54081。在输入端功率为 1 的光信号下，器件的耦合效率为 62.53%，根据公式(8)可以计算出器件的插入损耗 IL，最后，根据消光比公式(7)计算出器件的消光比 ER。经计算，半加器最大的插入损耗是在逻辑控制区域 x、y 施加 01 逻辑控制时获得的，为 0.63044 dB。而最小消光比是在逻辑控制区域 x、y 施加 11 逻辑控制时获得的，为 31.73 dB。

表 2　两位二进制加法功能真值表

Tab. 2　Truth table of the half-adder

input		sum	carry
x	y		
0	0	0	0
1	0	1	0
0	1	1	0
1	1	0	1



图 10　逻辑控制区域施加不同逻辑控制时半加器器件的仿真电磁场分布图。

Fig. 10　The electric field distribution of the half-adder under different biasing conditions

接着，进行电光半加器的动态仿真，电光半加器可以等效为图 11(a)中的电路，图 11(a)中的 Divider 模块电路功能由图 11(b)中的电路实现，两个 Divider 模块相当于电光半加器中的光信号交叉逻辑控制单元，而 AND2 相当于电光半加器中的光信号直通逻辑控制单元。利用 Device 软件进行电荷仿真。通过仿真发现，其传输速率和公式(3)的计算值接近。本次仿真将输入电信号设置为50GHz，输入电压为2.35V，在Vivado 和PSPice 仿真器中进行模拟仿真，仿真波形如图 12 所示。

表 3　电光半加器性能参数

Tab. 3　The performance parameters of the electro-optical half-adder

iput		sum	carry	ER/(dB)	IL/(dB)
x/V	y/V				
0	0	0.00035	0.00026	\	\
2.35	0	0.54762	0.00021	34.7387	0.57609
0	2.35	0.54081	0.00019	35.1733	0.63044
2.35	2.35	0.00038	0.56622	31.7320	0.43103

Device 仿真分析得到的电光转换时延为 3.56 ps, 此参数在 Vivado 和 PSPice 仿真器中可进行设置, 如图 12 所示。仿真过程中, 在 100 Gbit/s 的数据传输速率下, 在 x 和 y 输入端分别加载电信号序列串: ‘10011100111000011100001 10’ 和 ‘11000110111000111000111110’, 在输出端 sum 端和 carry 端得到的输出序列串依次为‘010110001001001101101111000’和‘10001100110000010000001 10’。对数据串进行分析可知, 电光半加器能实现正确的逻辑功能, 另外, 由于加入了电光转换时延, 波形的上升沿和下降沿都有一定延迟, 但不影响电光半加器的逻辑正确性。



图 11　电光半加器的等效仿真电路

Fig. 11　Equivalent simulation circuit of electro-optic half-adder



图 12　100 Gbit/s 数据传输速率下的动态响应图

Fig. 12　Dynamic response waveform when the data transmission rate is 100 Gbit/s

4　结　论

本文设计了一种基于 Epsilon-Near-Zero 和 ITO 集成硅基波导的电光半加器, 通过仿真实验验证了设计方案的可行性, 优化了器件模型参数, 最后对优化后的器件进行仿真求解。由实验结果可知, 逻辑控制区域 x、y 在施加 0 V 或 2.35 V 电压的情况下, 实现了两位二进制逻辑加的全部功能, 测得最小消光比 ER 和最大插入损耗 IL 分别为 31.73 dB 和 0.6304 dB。最后, 通过 Device、Vivado 和 PSPice 仿真软件动态仿真了该电光半加器性能, 验证和分析了其逻辑正确性。由于器件尺寸紧凑, 同时硅基光子器件具有与 CMOS 工艺相互兼容等特点, 有利于加工制造和系统集成。本文的器件结构模型可以较容易地设计为基本与或非等基础逻辑单元。本文研究为高速电光混合光学逻辑器件设计和实现提供了理论依据。

参考文献:

[1] 孙凝晖, 谭光明. 高性能计算机发展与政策[J]. 中国科学院院刊, 2019, 34(6): 609-616.
SUN N H, TAN G M. Development and policy of high performance computer[J]. *Bulletin of Chinese Academy of Sciences*, 2019, 34(6): 609-616. (in Chinese)

[2] 金钟, 陆忠华, 李会元, 等. 高性能计算之源起——科学计算的应用现状及发展思考[J]. 中国科学院院刊, 2019, 34(6): 625-639.
JIN ZH, LU ZH H, LI H Y, *et al*.. Origin of high performance computing—current status and developments of scientific computing applications[J]. *Bulletin of Chinese Academy of Sciences*, 2019, 34(6): 625-639. (in Chinese)

[3] SERVICE R F. Chipmakers look past Moore's law, and silicon[J]. *Science*, 2018, 361(6400): 321.

[4] YE P D, ERNST T, KHARE M V. The last silicon transistor: nanosheet devices could be the final evolutionary step for Moore's Law[J]. *IEEE Spectrum*, 2019, 56(8): 30-35.

[5] 董文婵. 基于标准逻辑单元的全光可编程逻辑阵列研究[D]. 武汉: 华中科技大学, 2018.
DONG W CH. Research on all-optical programmable logic array based on canonical logic units[D]. Wuhan: Huazhong University of Science and Technology, 2018. (in Chinese)

[6] GRANPAYEH A, HABIBIYAN H, PARVIN P. Photonic crystal directional coupler for all-optical switching, tunable multi/demultiplexing and beam splitting applications[J]. *Journal of Modern Optics*, 2019, 66(4): 359-366.

[7] JANANI K, RAJESH A, SHANKAR T. Design of an optical half-adder using cohesive twin-structured PCRR[J]. *Journal of Computational Electronics*, 2018, 17(2): 837-844.

[8] 刁加加, 安立宝, 常春蕊. 碳纳米管在典型微纳电子器件中的应用进展[J]. 液晶与显示, 2016, 31(2): 149-156.
DIAO J J, AN L B, CHANG CH R. Progress on the application of carbon nanotubes in typical micro and nano electronic devices[J]. *Chinese Journal of Liquid Crystals and Displays*, 2016, 31(2): 149-156. (in Chinese)

[9] 王蒙, 蒋同海, 唐新余, 等. 光通信网络中的信号导向逻辑器件设计[J]. 半导体光电, 2018, 39(6): 802-805, 814.
WANG M, JIANG T H, TANG X Y, *et al*.. Design and implementation of signal logic-oriented devices in optical communication network[J]. *Semiconductor Optoelectronics*, 2018, 39(6): 802-805, 814. (in Chinese)

[10] 张杰, 李仕琪, 丁健, 等. 基于石墨烯-硅混合集成光波导的电光半加器[J]. 光电子·激光, 2018, 29(8): 805-810.
ZHANG J, LI SH Q, DING J, *et al*.. Design of a electro-optical half-adder based on silicon-graphene waveguides[J]. *Journal of Optoelectronics·Laser*, 2018, 29(8): 805-810. (in Chinese)

[11] REZAEI M H, ZARIFKAR A. Subwavelength electro-optical half-subtractor and half-adder based on graphene plasmonic waveguides[J]. *Plasmonics*, 2019, 14(6): 1939-1947.

[12] DONG G N, WANG Y L, ZHANG X L. High-contrast and low-power all-optical switch using Fano resonance based on a silicon nanobeam cavity[J]. *Optics Letters*, 2018, 43(24): 5977-5980.

[13] SUN SH, NARAYANA V K, SARPKAYA I, *et al*.. Hybrid photonic-plasmonic nonblocking broadband 5× 5 router for optical networks[J]. *IEEE Photonics Journal*, 2018, 10(2): 4900312.

[14] ZHU A J, CHEN D Y, XU CH P, *et al*.. A fault check graph approach for photonic router in network on chip[C]. *Proceedings of 2018 IEEE 27th Asian Test Symposium*, 2018: 13-18.

[15] YAHYA M R, WU N, YAN G ZH, *et al*.. RoR: a low insertion loss design of rearrangeable hybrid photonic-plasmonic 6x6 non-blocking router for ONoCs[J]. *IEICE Electronics Express*, 2019, 16: 20190346.

[16] 朱爱军, 赵春霞, 胡聪, 等. 基于细粒度的光片上网络MRR制程漂移容错研究[J]. 仪器仪表学报, 2019, 40(2): 249-256.
ZHU A J, ZHAO CH X, HU C, *et al*.. Study on fine-grain based fault tolerance of MRR process variation in photonic network on chip[J]. *Chinese Journal of Scientific Instrument*, 2019, 40(2): 249-256. (in Chinese)

[17] 祁媚. 石墨烯薄膜的可控制备及其光调控特性与器件研究[D]. 西安: 西北大学, 2017.
QI M. Study on controllable synthesis of graphene film and its optical modulating property/device[D]. Xi'an: Northwest University, 2017. (in Chinese)

[18] XIE Y Y, HU X H, ZHANG Y W, *et al*.. Development and antibacterial activities of bacterial cellulose/graphene oxide-CuO nanocomposite films[J]. *Carbohydrate Polymers*, 2020, 229: 115456.

[19] ZHAO Y, XING G J, ZHAO Y N, *et al*.. Graphene aerogel modified with a vanadium nitride film by a sputtering method for use in high-performance supercapacitors[J]. *Materials Letters*, 2020, 261: 127085.
[20] 钟东洲, 计永强. 周期性极化铌酸锂晶体的电光复合逻辑门[J]. 光子学报, 2015, 44(5): 0523004.
ZHONG D ZH, JI Y Q. Electro-optical composite logic gates based on periodically poled lithium niobate crystal[J]. *Acta Photonica Sinica*, 2015, 44(5): 0523004. (in Chinese)
[21] 王兰, 董渊, 高嵩, 等. 钙钛矿材料在激光领域的研究进展[J]. 中国光学, 2019, 12(5): 993-1014.
WANG L, DONG Y, GAO S, *et al*.. Research progress of perovskite materials in the field of lasers[J]. *Chinese Optics*, 2019, 12(5): 993-1014. (in Chinese)
[22] KUMAR A, MEDHEKAR S. All optical NOR and NAND gates using four circular cavities created in 2D nonlinear photonic crystal[J]. *Optics & Laser Technology*, 2020, 123: 105910.
[23] 杨傅子. 从晶体光学到液晶光学—液晶物理的光学研究方法进展[J]. 液晶与显示, 2016, 31(1): 1-39.
YANG F Z. From crystal optics to liquid crystal optics-the development of optical techniques for studying liquid crystal physics[J]. *Chinese Journal of Liquid Crystals and Displays*, 2016, 31(1): 1-39. (in Chinese)
[24] 林致远, 杨成绍, 邹志翔, 等. ITO像素电极工序对于HADS产品TFT特性的影响[J]. 液晶与显示, 2016, 31(1): 370-374.
LIN ZH Y, YANG CH SH, ZOU ZH X, *et al*.. Effects of pixel ITO process on TFT characteristics of HADS product[J]. *Chinese Journal of Liquid Crystals and Displays*, 2016, 31(1): 370-374. (in Chinese)
[25] 靳琳, 宋世超, 文龙, 等. 基于表面等离激元的偏振不灵敏型电光调制器的理论研究[J]. 光电工程, 2018, 45(11): 180156.
JIN L, SONG SH CH, WEN L, *et al*.. Theoretical investigation of surface plasmonic polariton-based electro-optical modulator with low polarization dependence[J]. *Opto-Electronic Engineering*, 2018, 45(11): 180156. (in Chinese)
[26] LIANG ZH X, XU CH P, ZHU A J, *et al*.. Hybrid photonic-plasmonic electro-optic modulator for optical ring network-on-chip[J]. *Optik*, 2020, 210: 164503.
[27] MA ZH ZH, LI ZH R, LIU K, *et al*.. Indium-tin-oxide for high-performance electro-optic modulation[J]. *Nanophotonics*, 2015, 4(1): 198-213.
[28] BADR M M, ABDELATTY M Y, SWILLAM M A. Ultra-fast silicon electro-optic modulator based on ITO-integrated directional coupler[J]. *Physica Scripta*, 2019, 94(6): 065502.
[29] 傅英, 徐文兰, 陆卫. 半导体量子电子和光电子器件[J]. 物理学进展, 2001, 21(3): 255-277.
FU Y, XU W L, LU W. Semiconductor quantum devices in electronics and optoelectronic[J]. *Progress in Physics*, 2001, 21(3): 255-277. (in Chinese)
[30] SOREF R. Mid-infrared 2×2 electro-optical switching by silicon and germanium three-waveguide and four-waveguide directional couplers using free-carrier injection[J]. *Photonics Research*, 2014, 2(5): 102-110.
[31] BELLANCA G, ORLANDI P, BASSI P. Assessment of the orthogonal and non-orthogonal coupled-mode theory for parallel optical waveguide couplers[J]. *Journal of the Optical Society of America A*, 2018, 35(4): 577-585.

作者简介:

梁志勋(1986—), 广西柳州人, 工程师, 博士研究生, 2014 年于华南理工大学获得硕士学位, 2018 年 9 月至今在桂林电子科技大学仪器科学与技术专业攻读博士学位, 主要从事片上光网络的应用研究。E-mail: lzx478@163.com

许川佩(1968—), 广西合浦人, 教授, 博士生导师, 1990 年于桂林电子工业学院获得学士学位, 2006 年于西安电子科技大学获得博士学位, 主要从事自动检测技术与智能仪器等方面的研究。E-mail: xcp@guet.edu.cn